Site des Oraux |
| Architectures et systèmes à micro-processeurs (35) ::
post Années :: 2005 :: 2006 :: 2007 :: 2008 :: Toutes |
| Post nº35 (id3657) envoyé par anonyme le 18 Jun 2008, 16:41 J'ai présenté l'UltraSPARC T1, et plus précisément l'implémentation du CMT. Malgré que j'aie un peu débordé sur le temps de présentation il semblait satisfait (après 25 minutes, il m'a arrêté pour que je conclue... oups). Les questions se font pendant la présentation sur ce qui ne lui semble pas tout à fait clair. Il a alors cherché une question "théorique" qui était en dehors de ce dont j'avais parlé dans ma présentation : tout sur le DMA et en particulier ce qu'il en est pour le problème du snooping sur l'UltraSPARC T1. Donc, d'abord, présentation succinte (ce qu'est le DMAC, à quoi sert DMA, etc), le cas des DSP (bus propres au DMA, gestion de priorité), les modes de transfert, un peu parler de l'IBM PC aussi. Pour le snooping dans l'UltraSPARC T1, je lui ai présenté les documents de référence de la µArchitecture en lui montrant où ça se faisait probablement et en lui indicant que la doc n'était pas très explicite sur le sujet. Ensuite, il m'a demandé, dans l'architecture x86, qu'est ce qui change entre un accès RAM -> RAM et un accès IO -> RAM ? Dans le cas RAM -> RAM il y a un buffer en plus. Et encore, comment différencie-t-on les périphérique d'IO, sachant que le bus d'adresse n'est pas utilisé ? En réalité, IORD est propagé à tout le monde - c'est la mauvaise pioche - c'est les DMA-ACK qui sont à utiliser, un par périphérique. Et finalement, quid de DMA et PCI ? et là.... je ne sais toujours pas. |
| Post nº34 (id3605) envoyé par Laurent le 16 Jun 2008, 14:01 J'ai parlé de la famille ARM : plutôt que de se concentrer sur un ARM particulier au sein d'un µC, j'ai montré les évolutions des coeurs la famille au fil des modèles, pour chaque concept (bus internes, registres, pipeline, jeux d'instructions, interruptions, caches, prefetch unit). Le dernier slide était un tableau récapitulatif du même type que la tableau pour Intel qui est dans le cours (fréquence, MIPS, tension d'alim, nombre d'étages au pipeline, capacité et niveaux des caches, ... impossible de passer à côté de la formule P=CV²f !) Sa question : expliquer tout ce que je sais sur le DMA => voir le petit chapitre dédié, la mise en oeuvre à l'un des labos. On parle aussi du DMA dans le chap sur les caches (bit V de validité, pour des données en mémoire accessibles par le DMA, et qui se trouvent dans la cache), et dans le chap sur les DSP : il devient courant de faire dans les DSP un parallélisme total = 2 bus, donc le DMAC ne bloque plus le CPU, juste faire gaffe à l'accès simultané à la même donnée => gérer la priorité. Voili voilou ! |
| Post nº33 (id3582) envoyé par xavier le 14 Jun 2008, 10:36 salut, et bien moi j'ai présenté les 2 cours ensemble (archi et info temps réel) j'ai présenté le intel pentium I MMX pour archi.. disons que ce processeur n'est pas du tout récent mais qu'il possède ni trop, ni trop peu d'elements à discuter. -superscalaire -cache D et I 2way associative -TLB -unité MMX => calcul vectoriel -unité de calcul en virgule flottante enfin voila ce que j'ai discuté ... il etait content apres il m'a pose une question sur temps réel uniquement voir rubrique temps réel pour la suite^^ Xavier |
| Post nº32 (id3231) envoyé par jer le 29 Jun 2007, 18:28 voilà, met vraiment à l'aise, est assez cool. J'ai présenté un standard IEC pour réseau et ARM926EJ-S pour architecture. Il m'a dit que mes choix étaient interressants, et t'arette et pose des petites questions de temps en temps. prévoyer de bien connaitre vos slides. mon processeur avait MMU, TLB, TCM, Hardxard,technologie Jazelle, oinstructions thumb...bien tout comprendre. Pour la quesrion théorique c'était tout autre chose: une partie du cours que j'ai complètement zappé !!!!! Si j'ai bien compris la question (c pas sur) : pourquoi on rencontre un problème si on connecte un analyseur analogique à un processeur ex type PIC on rencontre un rpob avec le debugger un truc du genre lol. Passerlle entre les 2 cours, chers amis ! Réponse car microcontrolleur (tjs pas compris !) courage c les vacances |
| Post nº31 (id3215) envoyé par Geo le 29 Jun 2007, 11:52 dernière fournée : j'ai présenté le processeur ARM10E et en particulier le 1022E. Je me suis plutot axé sur le fonctionnement du pipeline et de la prefetch unit. J'ai en plus ajouté deux slides sur le fonctionnement des caches instructions et données. Ca s'est bien deroulé et peu de questions m'ont été posées pendant la présentation. Les deux questions importantes étaient quels sont les interractions entre MMU et caches dans le micro-p et si il y avait du snooping (sincèrement je ne sais pas ce que c'est ^^). Comme j'ai la grande joie de faire partie du cartel des électriciens-électroniciens, j'ai ensuite présenté un ppt sur un réseau de terrain dénommé Flexray qui devrait remplacer les réseaux actuellement utilisés dans l'industrie automobile. De nouveau, la présentation était suffisante et très peu (p-e 1 ou 2) questions m'ont été posées. Comme j'avais couvert pas mal de matières des cours pendant les présentations, il m'a posé une seule grosse question ayant pour but de mettre en commun les deux cours. Expliquer pourquoi en ne regardant que les bus externes d'un micro-p ont ne sais pas exactement ce qu'il se passe + solutions. Reponse : parler des caches internes (instruction + donnée avec algo type Write back), des mmu internes (=> adresses prog différentes adresses phys vue sur les bus) => tenir une table de correspondance à jour dans le débugger (statique si linker crée code absolu, dynamique sinon), accès aux registres, exécution dans le désordre, pipelines parrallèles,... Solutions : emulateurs type ONCE et ICE, rajouter instructions pour créer évenement externe sur bus de communication, parrallèle, leds...( endroits stategiques comme début d'une tache, interruptions, branchements,...), pour le débuggage pur et dure; lancer les run-time cheks Copie dans section temps réel |
| Post nº30 (id3203) envoyé par Seishiro le 28 Jun 2007, 18:49 Comme le dit Xav, rien de tel que de finir sa présentation à 2h du mat avant de se taper une nuit de 2h de dodo pour pouvoir être cap de dire des trucs intelligent devant Mathys^^ Comme chuis pas une tapette de Télécom ou d'info, j'ai dû faire une présentation qui combinait un µP avec avec OS temps réel. J'ai donc jeté mon dévolu sur le Freescale DragonBall EZ. Si si, c'est pas une blague:D son nom sérieux, c'est le MC68EZ328 de Freescale/Motorola. Apparemment c'est une star dans tout ce qui est PDA de nos jours... En plus, j'avais un RTOS qui a été conçu pour tourner sur cette famille de µP: le Palm OS. Mes sous-questions pdt la présentation: -Comment peux-tu affirmer que ton DB EZ est un RISC alors qu'il appartient à la famille 68K qui sont des CISC? (g hésité à répondre: "beuh, paske c le datasheet ki la dit :p) -c'est quoi "Big Indian"? -Donc, il n'y a pas de mémoire interne à ton DB EZ? NOPE :) -Les étapes que fait l'interrupt controller de ton µP te semble familier avec un autre µP qu'on a vu au cours? Ben... oui!! Lequel? euuuh... oh, un pigeon à la fenêtre!!! -En quoi Palm OS est un RTOS? chais plus ce que g répondu... questions 2 et 3: -Les Analyseurs logiques ont accès à toutes les pattes d'un µP, cela veut-il dire que l'on peut tout savoir sur son fonctionnement interne? Si oui, pourquoi? cite un exemple. Sinon, mm chose. -CAN maître-esclave (cfr cours + labos) Voilà, bonne chance aux autres qui doivent encore le passer demain;) |
| Post nº29 (id3194) envoyé par Xav le 27 Jun 2007, 17:03 Super sympa à l'oral, n'écoutez pas ce qui se dit sur oraux.be, vous pouvez faire votre présentation la veille, ca met du challenge en plus ! J'ai fait un DSP : le dsPIC30F de microchip, assez sympa, vous lui expliquez votre enroule, moi il me posait des questions sur ce que j'avais écrit sur mes slides et que je disais "non, ca c'est bon..." tant que vous avez plus ou moins bien compris les enroules de son cours, c'est ok. sinon question 2 : il m'a dit "Tu m'expliqueras le RISC 16 et tu me décortique une instruction". J'ai plus ou moins mal expliqué le truc, ne riez pas en voyant le post de mag, ce n'est pas la seule à oublier d'imprimer des trucs, alors : pourquoi pas vous ? --> conseil : IMPRIMEZ BIEN TOUT, on dirait que c'est le seul truc qui peut faire foirer son exam à qqn. sinon, sorti avec 14 pour un pur freestyle, j'vous ai dit, il est cool Pierrot... |
| Post nº28 (id2727) envoyé par Mag le 29 May 2007, 18:13 C'est vrai qu'il est sympa mais il faut éviter de faire la connerie (comme moi) d'oublier d'imprimer un chapitre du cours ... ca passe très mal :-S J'ai donc commencé par présenter mon µP Nios d'altera. Il m'a posé deux trois questions comme "quel type d'ALU est-ce si ses deux entrées viennent directement des registres?" (un RALU), et vu que j'ai laché en conclusion que mon µP pouvait servir pour faire un DSP, il m'a demandé pq. Comme je ne savais pas répondre il m'a demandé de lui citer les caractéristiques d'un DSP. Ensuite, il me propose sa question et me laisse le temps de la présentation de l'autre pour y répondre. Cette dernière étant : "Dis moi tout ce que tu sais sur le DMA" Et c'est là qu'avoir imprimé le chap sur le DMA peut servir :) Bonne merde pr les prochains! |
| Post nº27 (id2726) envoyé par khalido le 29 May 2007, 17:17 Voila examen mathys passé. Rien à dire c'est un prof sympatique. J'ai présenté l'ARM 11, Historique, pipeline, ARM/Thumb/Jazelle. Ma question était : "Comparer le risc 16 du labo et l'ARM au point de vue des instructions et montrer que le risc 16 est une caricature des processeurs RISC" Il fallait donc dire que 8 instructions et 8 registres étaient trop peu. Et que donc taille d'une instruction doit grandir et donc taille du bus pareil. Il m'a demandé a quoi je pourrait dédier les bits en plus : - choix du registrer : 1bit par registres - plus d'instruction etc.. Il m'a demander de lui dire quelles opérations seraient le bienvenue au sein d'un processeur RISC 16 . Division: et la dessus il demande comment fait-on une division . Je ne savais pas lol et il s'est un peu moqué de moi en demandant : "Comment on fait une division en calcul ecrit ?" --> Soustraction du divisieur au dividande jusqu'a ce que le reste soit nulle ou négatif. (le franc etait tombé) Donc la soustraction peut-etre utile. Plus des tests de saut conditionnel plus poussé que le BEQ. Il a demandé ou mettre des D-Latch et s'il faut en mettre( au niveau du PC). Enfin voila c'est tout ce dont je me souviens. Bonne chance |
| Post nº26 (id2724) envoyé par Ikipou le 29 May 2007, 15:36 L'ambiance: Mathys est cool, il cherche à voir ce que vous comprenez. La présentation. J'ai présenté la gestion mémoire dans les SPE du IBM Cell BE. Il a posé deux-trois question pendant la présentation sur des trucs que j'avais dit et sur le fonctionnement du TLB où j'étais pas clair. Il m'a reproché que mes images étaient trop petites. En effet, présenter des schéma bloc sur un écran 15 pouces faut pas hésiter à les mettre en grand. Ensuite ma question: présenter le RISC 16, ses inconvénients et donner des propositions pour l'améliorer. J'ai eu plein de temps pour la préparer. Je vous met les questions qui m'ont bloqué: -Qu'est ce qu'il y a dans le registre de status d'une ALU (faisait référence au 8051): carry, overflow, equal zero, negative (les autres je me souviens plus). Pensez à relire ça. -La différence entre un carry et un overflow. Il a du me donner la réponse: le carry c'est quand la valeur finale dépasse la taille du registre, l'overflow peut aussi se produire si on dépasse la valeur positive d'un entier signé. Il m'a donné comme exemple: 100+80 sur 8bits signé ça donne un overflow. -Comment on fait une division avec le RISC16? -Les modifications à apporter au matériel pour ajouter mes nouvelles instructions. Je lui ai parlé des modifs de l'UC et de l'ALU mais j'ai complètement oublié le registre d'instruction. Si vous regardez l'IR du RISC16, son opcode est sur 3bits, donc on est forcement limité à 8 instructions! :) Il m'a parlé de la dissymétrie des bus dans le PIC18 qu'on a vu au cours. J'aurais du sortir le cours plus tôt, je me souvenais plus du nom du processeur. Voilà, il est cool, il laisse plein de temps. Sinon en sortant il m'a raconté l'anecdote de la création de l'ARM. Si vous présentez un ARM: http://en.wikipedia.org/wiki/Acorn_Computers |
| Post nº25 (id2393) envoyé par Yorel le 23 Jun 2006, 17:13 J'ai réalisé une présentation sur le Intel Xscale PXA 270, qui est utilisé dans de nombreux PDA. Il y a bcp de documentations sur le site d'intel, wikipédia, ... (ndapn: Le fichier est ici). Ma présentation se penchait également surles débogueurs. Cela faisait office de la partie sur l'Informatique temps réel. Le problème était la surcharge de mes slides, ... J'avais peur d'oublier, ... mais il est clair qu'elles doivent être plus nettes. Pour la question, c'était sur CAN et ce qu'on a vu aux labo's. Résultat : 15. Mouais... :-) |
| Post nº24 (id2288) envoyé par Hugo le 19 Jun 2006, 12:26 Présentation sur le PowerPC970FX; un tas de sales questions bien sur les trucs que je disais histoire de meubler les slides mais que j'avais pas eu l'envie, c le mot, d'aller approfondire dans la datasheet de 446p. => benché et comme question, parler du dynamic scheduling, si possible en s'appuyant sur ma présentation => dérive vers les accidents de pipeline,... En conclusion, il nous (en général) est reproché de trop faire dans le superficiel => plutôt présenter p.ex. une des unités d'exé mais en la faisant en profondeur genre aller voir le genre d'instruction qu'elle supporte,... En bref, que du bonheur! |
| Post nº23 (id2053) envoyé par Max le 08 Jun 2006, 15:18 Concernant la présentation, rien de spécial, il pose qq questions en cours de présentation pour voir si on maîtrise les éléments dont on parle et c'est tout. La question quant à elle portait sur le cours d'OS temps réel... |
| Post nº22 (id2049) envoyé par Kevin le 08 Jun 2006, 13:23 J'ai fait ma présentation sur le SC140 de Freescale. Bon alors l'exam commence en force: "Donc tu passes l'oral des deux cours en même temps?" "C'est bien cà" "Et donc tu fais une seule présentation qui combine des aspect des deux" "C'est bien c.... pardon?" "Oui c'est ce qui avait été dit : il faut présenter un aspect de chaque cours" "Bon..." Par chance j'avais prévu de parler de l'émulation et des possiblités d'implémentation d' os temps réel dessus , donc j'ai oralement ralongé cette partie. Il a d'ailleurs apprécié le fait que j'ai réussi à le faire freestyle apparement. Mais pour les élecs: faites- y gaffe : je n'étais pas le seul à ne pas être au courant qu'il fallait parler des deux. Il m'a posé peu de questions à la fin de mon exposé , mais en posait plutôt tout plein tout au long "Tiens et s'il se passe ca dans ton pipeline?" "Ah et donc comment est-ce que tu interfacerait de la mémoire dessus?" C'est donc plus pour voir si on a compris de quoi on parle et qu'on a n'a pas simplement recopié la datasheet. Etant donné que ma grosse question portait sur l'autre cours , je la posterai dans le forum idoine. |
| Post nº21 (id1994) envoyé par Julien le 04 Jun 2006, 11:06 J'ai fait ma présentation sur un uC Renesas SH7206 (aperçu global des SH, présentation rapide des composants du 7206, type de jeu d'instructions et registres du CPU, pipe-line, cache). Je me suis attardé sur les différents problèmes qui pouvaient survenir dans le pipe-line pour l'empecher de tourner à plein régime (superscalaire), et sur la gestion de la cache. Ensuite j'ai eu la même grosse question qu'Antoine (edition spéciale irinfo: expliquer les étapes entre un clic de souris pour lancer un programme et son éxécution proprement dite). Commentaires: Pour la présentation, il m'a posé plusieurs petites questions sur des points qu'il jugeait curieux ou intéressants sur mes slides Ex: - "de la SRAM de type Flash? Bizarre ça" -> ben oui, tous les uC Renesas sont comme ça - "c'est quoi cette étape "SN" dans le pipeline?" -> euuuh... un truc particulier pour les nombres flottants :s - "tiens cet accident-là c'est quel type parmi ceux qu'on a vus au cours?" -> un conflit de ressource m'sieur Le tout, c'est de ne pas sortir de trucs incohérents (même si vous n'êtes pas trop sûrs de la réponse), et de montrer que vous avez un peu fouiné la doc pour en extraire les grands principes. J'ai quand même eu droit à deux petits "+" sur sa feuille :) Pour la grosse question, il faut surtout montrer que vous avez réfléchi à tous les éléments qui interviennent (appel systeme, attribution de pages, chargement, MMU, cache, ...) et proposer une solution plausible (avec des hypothèses au choix, et pas forcément la plus efficace du moment que ça tient la route). J'ai eu la même petite question pour les labos (il a failli me coller en me demandant jusqu'où on avait été et en combien de temps, c'est loin tout ça). Apparemment il a bien aimé quand j'ai dit que j'étais habitué à du CISC et que ça faisait bizarre de devoir aligner 5 instructions RISC quand une seule CISC suffisait :p Voilà... petit conseil pour les futures générations: faire sa présentation la veille (ou l'avant-veille) n'est pas une bonne idée. ;) |
| Post nº20 (id1993) envoyé par Thomas le 04 Jun 2006, 09:49 Ma présentation était sur les transputers de INMOS, à la fin il m'a dit que c'était un bon choix. Tout au début de la présentation par contre il m'a interrompu, apparemment je n'avais pas très bien compris que c'était exactement une architecture Harvard et Harvard modifié. Je pensais que Harvard c'est la séparation des bus d'adresse et bus de données, mais c'est donc la séparation des bus vers la mémoire programme et la mémoire de données. Puis il m'a aussi demandé dans quelle section j'etais, et donc il m'a posé la question classique pour les infos, comme Antoine a déjà expliqué plus bas. Et enfin la question sur le RISC16. |
| Post nº19 (id1989) envoyé par Jim et Quant le 03 Jun 2006, 18:12 On a eu les meme questions qu'Antoine. Attention c'est TLB cache & Co qui sont importants. Jim complètera peut$être s'il est sobre. Allez.... VIVA LA REVOLUCION, vive le Rosé et vive le sexe!!!! Bonne bourre à tous!! Quant et Jim |
| Post nº18 (id1988) envoyé par Margot le 03 Jun 2006, 17:57 Bonjour, Alors pour la présentation, il me l'a jugée d'originale :D (super, ça me fait une belle jambe, j'ai pas reçu de point en plus :( ). Ca parlait du Pentium M à partir du Pentium III et 4, comment les concepteurs y sont arrivés... blablabla du général + deux point un peu plus développés... J'avoue ne pas trop savoir ce qu'il en a pensé... de façon générale (tout l'examen), il m'a dit que j'étais trop superficielle => morale: Si vous voulez montrer que vous connaissez... faites-le de vous-même, car il ne fouille vraiment pas nécessairement (note que pour ma présentation... ce fut une chose heureuse :). Grossse question: Combinaison Gestion de la mémoire et Cache. Lui raconter, entre autres, comment faire quand les deux(TLB et Cache) sont présents (cache sur base d'adresse physiques, programme)... et c'est tout... Question subsidiaire: "tiens, vous en avez pensé quoi du labo sur le processeur RISC", réponse "Ben, euh, en fait j'ai pas été, mais j'ai lu l'énoncé et ça avait très intéressant" => -2 Ce qu'il aurait peut-être fallu répondre " j'a pas été au labo, par contre, j'ai téléchargé le logiciel et fait les exercices.... et même si on peut quasi tout faire avec les 8 instructions... ben, ça devient très vite compliqué et long." Résultat 15 (note qui revient souvent manifistement) -2 pour les labos : 13 :'( (Vais pas me plaindre pour un 13... mais quand même... c'est plus que râlant ce -2 :'( ) |
| Post nº17 (id1987) envoyé par Antoine le 03 Jun 2006, 16:43 Presentation> Famille ARM si vous présenter un uP de cette famille insister sur les avantages ET inconvénients entre le mode thumb 16bit et le ARM std 32bit. Voir doc sur internet pour les réponse. Deuxieme question: Il m'a demandé si j'étais en info la en baissant les yeux d'un regard un peu géné j'ai dis oui... et il m'a donné la question classique apparemment pour nous: tu double clic sur une icone (lance une application...) décrit moi toutes les étapes jusqu'à l'execution de la première instruction du programme(en particulier gestionnaire cache, MMU, DMA, ...). 1.IRQ ou polling signale double click souris=> processeur lance la routine associée à cet IRQ. Il passe la main au logiciel. Le logiciel répond il faut lancer application X. Lorsque le CPU veut lancer application cahce-miss->regarde dans gestionnaire mémoire toujours pas donc erreur dans la TLB. L'OS est avertit donc il regarde dans sa table ou il conserve toutes les page. Il ne trouve rien => page fault. L'OS demande un accès en mémoire de masse. Là le DMA s'en occupe. Lorsque le transfert est effectué, le DMA prévient OS par une interruption. Ensuite l'OS place la première page dans la TLB. Le CPU réessaye mais cache-miss. Cette fois-ci il la trouve dans la TLB. Il faut rajouter evidemment les differents algo pour savoir comment organiser cahce+RAM. N'oubliez pas si page part de la mémoire centrale il faut invalider le bloc en cache correspondant. Dernière question: Quid Risc16? La il faut dire ce que vous en avez pensez. Le but de cette question est d'améliorer les labo! Ensuite il demandece qu'on pense du jeu instruction: est-ce l'optimum?Est ce qu'on en aurait rajouter une? Conseillez lui la division car cela demande beaucoup d'instruction. Voilà, j'ai dis |
| Post nº16 (id1966) envoyé par Laurent le 02 Jun 2006, 17:17 Première partie : la présentation. J'avais choisis un DSP Motorola et je crois qu'il l'a jugé un peu trop simple. Il aurait pu me poser des questions pour voir si je maîtrisais plus que ce que j'avais présenté mais il ne l'a pas fait. Tant pis pour moi :p Deuxième partie : résumer en une page les accidents de pipe-line. Il suffit de recopier ce qui se trouve dans la dizaine de pages successives concernant les accidents de pipe-line. Il m'a quand même collé avec une question sur le changement de nom de registre qu'on peut faire en cas de cache miss (les registres fantômes, c'est ailleurs dans le cours). J'avais pas bien compris la question et quand j'ai vu clair il était trop tard, il avait tout dit. Ha oui il m'a aussi demandé ce que j'avais pensé du RISC16 (le simulateur utilisé au labo, avec seulement 8 instructions). C'était la première année qu'ils intégraient ce truc dans les labos et il a dit qu'il voulait savoir ce que j'en pensais (que du bien, pensez-vous ^^). Bref, n'hésitez pas à (re)voir les labos ;) Le tout pour 14 points, SUIVAAAAAAANT !! |
| Post nº15 (id1463) envoyé par Jonathan le 24 Jun 2005, 21:44 Présentation sur le Transmeta Crusoe : ICI J'ai passé en même temps elec365 => voir ma deuxième question là bas. |
| Post nº14 (id1415) envoyé par sunset le 22 Jun 2005, 18:57 Présentation micro-controleur freescale MCF548x (possédant deux controleurs de réseau CAN et des fonctionnalités de debug) quand ya des trucs un peu compliqués dans les slides (genre copier-coller de data sheet, il demamde d'expliquer certains trucs qui sont pas clairs pour lui (traduction : qui sont vraiment pas clairs pour vous -> essayer de dire qqchose de sensé mais il vous en veut pas trop si vous n'avez pas l'explication précise). Il vous reprend si vous glissez l'une ou l'autre erreur dans la présentation, pose l'une ou l'autre question en rapport avec les labos ou les slides du cours (tient c quoi l'équivalent de cette étape-là dans le pipe-line mips32 etc ?) PS : il ne regarde pas trop pdv temps, donc pas de stress à ce niveau-là PS² : ayez plusieurs exemplaires de votre présentation (clé usb - cd - Et un exemplaire papier au cas où votre ppt serait corrompu (c'est arrivé ce matin ;) ) Après ça j'ai eu la même question qu'olivier : on clique sur un écran tactile relié à un micro-controleur sur lequel tourne un OS temps réel. Que ce passe-t-il du clic à l'exécution de la première instruction de l'applic. Parler des interruptions (ou du polling, c'est à vous de choisir), du chargement dans la mémoire (cache si look through, ram si on peut avoir du look aside) des blocs de code correspondant à l'applic (avec traduc par la mmu des adresses prog en adresses physiques pour adresser la mémoire; traduction qui n'est pas forcément dans la TLB, etc) Bref mélange de son cours et d'OS Bonne chance à tous ! PS3 : en ce qui concerne l'horaire de passage, vous pouvez prévoir facilement une 1/2 h par personne (qd on fusionne les 2 oraux), donc pas besoin d'arriver tous à 8h, si les 2 derniers arrivent vers 9, ça devrait aller ! |
| Post nº13 (id1401) envoyé par Zébulon le 22 Jun 2005, 11:17 Présentation: DSP65362. Si on reste général dans ce qu'on dit il aime bien voir si on sait aller un peu plus loin quand même :/ Question: Souvent un truc dont on pas parler dans la présentation! Qu'est qu'une cache, une mémoire virtuelle...? Comment gère-ton le lancement d'une tâche, différents modes d'adressage, les adresses physiques, lez adresses virtuelles, la MMU, la cache, le CPU, etc? Je ne maîtrisait absolument pas cette partie du cours et ça se voyait... mais il arrive encore à sauver la mise :o) Bonne merde à tous |
| Post nº12 (id1395) envoyé par Olivier R. le 21 Jun 2005, 18:57 1 ou 2 questions pendant la présentation, vraiment pas compliquées. Ensuite, grosse question sur les chapitres sur la gestion de la mémoire et sur les caches : "On lance une tâche en cliquant sur une icône du bureau; que se passe-t-il entre l'instant du premier clic et l'instant où la tâche est lancée?" |
| Post nº11 (id1362) envoyé par Nicolas le 20 Jun 2005, 18:09 Rien de bien neuf par rapport aux autres posts, ma grosse question était : tout sur les accidents de pipeline et les solutions possibles pour les éviter. |
| Post nº10 (id1359) envoyé par statarius le 20 Jun 2005, 17:18 Voilà, comme dit précédemment : présentation + 1 grande question Il pose des ptites questions sur la présentation, puis pour la grande question, il va en général plus en profondeur. Il m'a demandé comment s'opérait la gestion entre la mémoire principale et la cache...jcroyais qu'il voulait : le chapitre sur les caches (avec cache miss et réecriture en mémoire principale, etc etc) alors j'ai fait ça.... Mais il a dit que c'est pas ça qu'il voulait...jt'ai :s :s :s :s (oups:s) Il voulait le chapitre 8 sur la gestion de la mémoire...jt'ai un peu largué dans ce qu'il voulait exactement alors il m'a demandé de définir : MMU, mémoire virtuelle,... Au final, il a été sympa... voilà... PS : Il est très zen |
| Post nº9 (id1085) envoyé par Rudy le 07 Jun 2005, 15:17 ma seconde question portait sur la différenciation entre un processeur généraliste et un DSP. J'ai énoncé le plus de trucs que je savais en lignes générales dans un tableau et avec analogie. Ce qui est important de remarqué comme détail c'est que les DSP n'ont pas de MMU contrairement à un processeur généraliste. pour la présentation, je l'enverrai à Arnaud d'ici peu. à noter qu'il faut powerpoint2003 ou le viewer2003 pour pouvoir la visualiser comme il faut. Noté qu'il faut soigné se présentation, il porte attention à l'effort qu'on y a mi. (ndapn: c'est ici: PowerPC_750.rar) Bon courage à tous. |
| Post nº8 (id1033) envoyé par Fred le 31 May 2005, 21:23 J'ai pas lu les autres post mais je suppose que maintenant tout le monde sait qu'il y a une seconde question. La mienne concernait le processeur que j'ai presenté. Il m'a demandé de parler brievement de tous les composants vus au cours qui ne se trouvaient pas dans mon µP (ex : cache, MMU, DMA,...). Donc si votre µP est relativement simple, pensez deja a une liste de composants absents, ca evite de reparcourir tout le cours en 20 minutes. Bonne merde |
| Post nº7 (id1026) envoyé par Jerome le 31 May 2005, 16:10 Je ne vais pas revenir sur la présentation, si elle est correcte et que vous dites pas de conneries, il aime bien et vous met des points meme si vous entrez pas dans les détails. Pour la question "théorique", il m'a gentillement demandé ce que je retenais des labo...petit probleme quand on y était présent physiquement mais un peu moins mentalement :p. Sauf que voila, je lui réponds simplement que les labos assembleur m'ont permi de voir qu'assembleur c'etais super compliqué, qu'il faut écrire bcp de lignes pour faire pas grand chose au final ... mais que ca m'a permi de voir que c'était un outil tres puissant quand on le maitrise (moi baratiner, jamais !!!) et que donc voila l'assembleur j'ai compris que c'etais pas pour moi :p. Pour les autres labos, avec max, je lui dit qu'il sont loins, que je me rappelle pas trop ce qu'on y a fait concretement mais bon voila ca m'a aidé a faire ma présentation vu qu'on y a manipulé des registres, des signaux qu'on a lu des datasheets. On a aussi appri a programmer des périphériques et comment envoyer des données sur un bus. Il m'a encore demandé comment fonctionne un transfert DMA et si c'est bloquant (oui au labo vu que le cpu fait rien entre temps mais sinon on essaye quand meme que ca soit non bloquant). Et voila, il m'a mis 15. Ca me va tres bien :D Il m'a encore demandé par pure curiosité quel était mon language de prédilection :p |
| Post nº6 (id1028) envoyé par Ludo le 31 May 2005, 13:27 Juste un ptit post pr vs dire que j'ai envoye ma presentation a arnaud, elle sera surement bientot disponible. (ndapn: c'est ici: Intel_Itanium2_McKinley.rar) Sur l'exam j'ai pas grand chose a dire, j'ai eu la meme question que dim et fred. Il est super sympa donc faut pas trop s'en faire pour cet exam ;-) Voila, bon courage a tous. |
| Post nº5 (id1024) envoyé par arnaud le 31 May 2005, 10:46 J'ai présenté ce matin le DEC Alpha 21364: Repository Présentation: Rien de spécial à dire, j'ai présenté le uP assez longuement, il m'a posé deux trois question, notemment sur le format de données de branchement; Qu'est ce qu'implique la présence du registre Ra ? Il m'a dit que mon slide sur MMU était pas très clair, donc j'ai tenté de lui expliquer en détail le systèmes sur 3 niveaux. Fin rien de bien trash :-) Question subsidiaire: Transfert DMA: Thérie + Labo. Là j'ai résumé les slides sur DMA qui faisaient partie de son ancien cours, mais il m'a demandé pq j'avais pas résumé la théorie vue au labo, j'ai grommelé qqch d'inaudible puis suis passé à l'explication. Il m'a demandé ce qui pose problème avec le DMA j'ai pas su répondre et il m'a expliqué: -> Problème avec la CACHE !! Résultat, je pensais que ce serait très moyen voire plutôt mauvais, mais je sors avec 15 donc ya grandement moyen. PS: Il est vraiment très sympa en tout cas. |
| Post nº4 (id1021) envoyé par Lionel le 30 May 2005, 23:30 Moi j'ai présenté l'UltraSparc, il était plutôt content de ma présentation, m'a posé qq ptites questions pas trop dures (pq faire des fenêtres de registres,...). Il est sympa et va pas chercher trop loin. Seulement ya une deuxième partie.... Et là il m'a demandé (comme à Thomas) de résumer tous les labos. J'avais vaguement fait les 3 premiers, mais mon nom était même pas dans les listes de Dotrimont (ce qui est pas un point positif lol). Il a pas trop aimé que je maîtrise pas les labos, alors un conseil, les négligez pas. Et au fait, essayez pas de le bluffer, ya des présences très précises pour Dotrimont :) (non, j'ai pas essayé, et il a plutôt aimé que je sois honnête...). |
| Post nº3 (id1019) envoyé par Thomas le 30 May 2005, 18:50 Alors moi j'ai présenté le Hitachi 7750, je vais le donner à arnaud pour qu'il les mette sur son site... (ndapn: c'est ici: Hitachi_SH7750.rar) Pendant la présentation, il écoute et pose des questions (petites). Ensuite, il a repris ma présentation slide par slide et m'a interrogé sur ce qui lui semblait important... Du style : "Comment la mémoire virtuelle permet d'étendre certaines parties de la mémoire?" --> Asid "C'est quoi la TLB, une table ou une cache pour y stocker une table?" -->cache "C'est quoi la MA (memory acces) dans un pipe line? quand utilise-t-on cette étape? L'utilise-t-on quand on fait une addition?" Non, car pour un Risc, le résultat d'une addition est stocké dans un registre banalisé. On y fait accès que avec les.................Load/Store. Donc souvent, le MA ne sert à rien Ensuite, une fois fini, il a regardé sa fiche de labo et il m'a demandé d'un air méchant : résume moi tous tes labos (dotrimont inclus)... Alors j'ai pris les slides qu'il y a sur internet, j'ai fait un petit résumé de tout, puis j'ai mis tout ce dont je me rapelle (dotrimont inclus) des labos... Il a fait une petite moue, il m'a dit OK et c'était fini... Thomas |
| Post nº2 (id1014) envoyé par dim le 30 May 2005, 12:05 Voilà, exam de mthys fini : les explications Tout d'abord, on rentre, on présente son bazar (il pose qques toutes petites questions mais pas grand chose, plutôt genre "ce registre là il sert à quoi") et c'est tout. Une fois présenté, il nous donne une deuxième question du cours (moi c t accidents dans les pipelines) avec le temps pour préparer avec notes... Faut écrire ce qu'on veut sur une feuille...On a plein de temps et pendant qu'il s'occupe de la deuxième question du précédent et de la présentation du suivant... Une fois qu'il revient, on lui explique ce qu'on a noté sur la feuille, on lui explique ce qu'on veut, et puis il donne les points Petit détail, si vous avez pas été aux trucs assembleurs de Dotrimont, attendez vous à un joyeux "pourquoi monsieur Dotrimont t'as mis une copte aussi déplorable pour des labos où tu n'as pas mis les pieds ? ". J'lui ai expliqué pq j'avais pas été, mais que j'avais quand même essayé de voir à quoi ca ressemblait chez moi... Il m'a alors demandé ce que j'en avais retenu mais mes explications ont pas eu l'air de le convaincre... En gros, si vous avez pas rendu de cahier ou que vous avez nié comme moi, attendez vous à un -1... (Mais pour ceux qui ont rendu un rapport y a des points bonus apparemment) Pondération : moitié présentation, moitié deuxième question, + labos Donc voilà, c'est tout... sinon il pose visiblement la même question à plusieurs personnes de suite Bonne merde, vous inquiétez pas c'est pas dur et si vous calez sur un truc il passe à autre chose Dim (ndapn: Présentation orale: DSP_563xx.rar) |
| Post nº1 (id990) envoyé par arnaud le 15 May 2005, 19:31 DSP Motorola (Sébastien Vanhaudenove 2004): DSP_Motorola.rar Motorola MPC 7400 (François Gaspard 2003) Motorola_MPC7400.rar AMD Athlon 64 FX (Unknown): AMD_Athlon_64_FX.rar |
oraux.pnzone.net - infos - 39ms |