Site des Oraux |
| Compléments de circuits logiques (18) ::
post Années :: 2005 :: 2006 :: 2007 :: 2008 :: Toutes |
| Post nº18 (id3610) envoyé par Aubry le 16 Jun 2008, 17:09 En patientant avant l'exam on a vite fait le point sur les questions qu'il pose. Au final je pense qu'il n'y en a que trois différentes: NoC,HDL, puissance consommée. Perso j'ai eu d'abord les Noc Clashage du cours 8 en force Là il a posé 2,3 questions sur ce que je racontais et puis m'a demandé d'expliquer le principe des canaux virtuels. Ensuite Puissance consommée et lien avec les évolutions technologiques. La cours 3 et 4 de nouveau quelques petites questions sur mon exposé même s'il m'a pas laissé finir sans pour autant enlever des points. Puis j'avais noté P=CV²f et il a demandé de développer un peu. c'est en fait les pertes dynamique que l'on pouvait associer à la puissance totale avant les DSM. Mais actuellement la puissance statique prend plus d'importance et on ne plus se limiter à cette expression. La il m'a demandé de lui faire le schéma de l'inverseur et de lui montrer ou se produisait les pertes statiques et les pertes dynamiques. sinon que dire, Drago est pas effrayant ni stressant. |
| Post nº17 (id3593) envoyé par Seb le 14 Jun 2008, 12:48 [Questions pour Archi Num Avancées (Dragomir)] pareil, une question sur le NoCs et une question sur les langages de description matériel. pour les HDL j'ai dis - aspects des langages classiques - apports des HDL - diagramme de synthese avec les simulation possible à chaque étape, et le nom des transistions - limitation/inconvénients des HDL - SystemC et comment cela offre une solution à pas mal de ces limitations - petite conclusion en évoquant le codesign (p-e un peu trop dévié là mais il a rien dit) NoCs: - diagramme d'un NoC (IP, NI, Routeurs...) - description interne des Routeurs et NI - avantages de maniere générale pour rapport aux bus (plusieurs transactions maitre-esclave simultanées, IP hétérogènes peuvent communiquer... etc) - "Route packets, not Wires" - objectifs: diminuer ressources nécessaires et consommation, en gros. - les techniques de routage (circuit, SAF, VCT, wormhole) et les avantages/inconvénients de chacune. - ensuite j'ai reparlé des avantages en ajoutant des choses du genre "on peut faire ceci, ceci ou ceci pour diminuer la consommation" en me basant sur tout ce que j'avais deja présenté. voilà bonne merde seb |
| Post nº16 (id3592) envoyé par Geoffrey le 14 Jun 2008, 12:48 [Questions pour Archi Num Avancées (Dragomir)] Hello, bon voici les quelques questions dont j'ai entendu parler à la sortie de son examen : - évolution de la conception des circuits numériques (parler des deux approches classiques d'augmentation de la fréquence et du parallélisme. Discuter des classifications "matérielles" des circuits et dire qu'évoluter sur ce plan seulement n'est plus suffisant. On aborde alors le co-design. Et j'ai terminé en expliquant brièvement l'intéret des NoC par rapport aux autres technologies de communication dans le cadre de ces nouveaux paradigmes de conception.) - La question qu'au moins 4 personnes ont eue : parler des NoCs. Pas plus de détails. A nous de développer. - Et pour au moins deux personnes : discuter des langages de conception de matériel. Il le dit au début de son oral et je confirme qu'il s'agit du point le plus important lors de notre exposé : faire du "méta". Ne pas se contenter de répondre ce qui se trouve dans les 5 slides associés au sujet mais faire le lien avec le plus de parties du cours possible. Pouvoir de temps en temps placer une connaissance personnelle ou se qui se trouvait dans un des articles lus l'intéresse également. Voila, sinon l'examen se déroule exactement comme automates programmables => aucun stress. Bonne aprem' Geoffrey |
| Post nº15 (id3029) envoyé par Nath le 22 Jun 2007, 16:29 Voici mes Q pour Archi Num Avancées... (déso mais ya pas de sections adaptées...) 1) Comparaison de langages de modélisation et de synthèse: --> en gros comparer VHDL et SystemC. J'ai parlé des niveaux d'abstraction différents, du fait que SystemC est basé sur C++ --> il faut lui ajouter les notions de temps, contraintes et concurrence pour en faire un lang de description matériel --> il demande d'expliquer ce qu'est réellement la concurrence et les contraintes... J'avais mis qu'il y avait un Kernel de simulation pour SystemC --> expliquer les delta-cycles. et encore qques questions dont je ne me rappelle plus... 2) Expliquer les différentes solutions apportées pour la dissipation énorme de puissance --> parler du parallélisme (instru, données et plusieurs processeurs) j'ai aussi parler des différentes optimisations possibles (niveaux technologie, logique, archi, algo, système) Il m'a posé quelques questions: quelles différences entre VLIW et superscalaire --> en gros, la seule grosse différence c'est que le parallélisme est fait au moment de la compilation pour VLIW --> on peut mieux optimiser (avec les différents registres). Il m'a aussi demandé quelle est le paramètre super important actuellement --> MOPS/sec, On va continuer à augmenter f? --> pas vraiment puisque 4GHz a été abondonné, On va continuer à diminuer la taille? --> sans doute puisque ca a tjs été fait et qu'on croyait tjs qu'on ne saurait pas aller plus loin. |
| Post nº14 (id1851) envoyé par kris le 26 Jan 2006, 02:01 mm question: délais d'amplitude. g eu com sous-question: - dites moi une propriété qu'on peut avoir avec 1 délais d'amplitude et pas avec un délais de phase (g parlé de l'accumulation, si on a une variation rapide à l'entrée on peut avoir accumuation et donc à 1 moment la variable de sortie va passer à 1 et y rester (y a 1 beau schéma ds les résumés)). - une propriété des délais de phase kon a pas avec les délais d'amplitude (avec 1 délais de phase si l'entrée ne bouge pas on peut avoir un succession d'enclenchements et déclenchement à la sortie, pas avec celui d'amplitude où si pas de variation d'entrée, pas d variation d sortie). - il m'a aussi un peu demandé ses histoires avec les bases de tps et les clocks. voilà, sinon très sympa et souriant. |
| Post nº13 (id1846) envoyé par Olivier le 25 Jan 2006, 20:11 Ce pm, multiniveaux pour tout le monde... sauf pour celui qui est arrivé en retard ; pour l'occasion : synthèse sur les modèles logiques asynchrones. En bonus, on discute des problèmes éthiques que peuvent poser de telles modélisations (faciles à comprendre mais pas nécessairement "vraies"...). Tout est dans l'article qu'il a donné comme support et y a bien moyen ! |
| Post nº12 (id1821) envoyé par Paille le 25 Jan 2006, 10:00 du papier à musique cet exam : suivez la séquence, ce matin nous avons eu : délai d'amplitude, eeeeh oui, ce mosieur à une liste qu il suit à la lettre donc à mon avis cet aprem, ce sera variables multiniveaux Pour le reste comme d hab, mettez tout au tableau, soyez clair et énergique Une crème ce gars ;) |
| Post nº11 (id1786) envoyé par Nicolas le 23 Jan 2006, 16:56 Cet après-midi c'était synthèse directe : - passage tables des états vers équations - passage grafcet vers équations Expliquer les deux méthodes et leurs éventuels problèmes puis faire un parallèle. Pour la première méthode, il conseille d'entrée de se baser sur un exemple. Ne pas oublier de lui mettre les équations "dangereuses" (sans les inputs) ET les autres (avec les inputs) et lui expliquer le pourquoi du comment. Pour le seconde méthode il faut juste refaire les cinq cas et savoir expliquer un peu. Pour le parallèle, principalement parler du problème du ET (comment passer de l'un à l'autre car il y a plusieurs étapes actives dans grafcet -> plusieurs yi=1 alors que dans les tables il n'y a qu'un et un seul yi=1 à la fois) et des similitudes (terme d'enclenchement et de maintien). |
| Post nº10 (id1695) envoyé par laure le 18 Jan 2006, 10:59 pour moi aussi les variables multi-valuées avec les mêmes sous-questions. en plus il m'a demandé quelles sont les equations qui font qu'on passe d'une valeur à une autre dans la troisième catégorie (séquentielle) c'est juste les conditions de passage, les fonctions de n'importe quelle autre variable (j'avais oublié de les mettre) |
| Post nº9 (id1693) envoyé par oui_non le 18 Jan 2006, 10:23 On vient de passer CL et on a eu les multiniveaux...en plus de parler du codage, il aimerait qu'on parle du temps présente dans ces différentes méthodes! Temps qui existe dans le monde réel ... Exemple : pour la dernière, comment on sait que l'on passe danx l'un ou l'autre état si au départ d'un même état on peut aboutir à 2 états (en considérant que les conditions logiques pour aboutir aux deux sont les mêmes) Réponse : Temps de transition... Dans l'un ou l'autre cas, on aura des temps de transition différents(là où le temps sera le plus petit l'automate ira ou (le contraire) - on se base donc sur la notion de temps pour choisir l'état final) Pour la 2ème ; kel est le danger de cette méthode ?? (Rép additionner des choses qui soient différentes; on peut additionner des entiers mais est-ce que cela a un sens???) pour la première pkoi un tel codage=pkoi pas un code de gray au lieu de ce code long... Rep : pke en Gray en passant d'un état à l'autre exemple : 00 à 01, on aura le meme temps que pour passer de 10 à 11 (dans les 2 cas on a une transition d'un paramètre de 0 à 1 - On a donc pour ces 2 transitions, 1 MEME temps; on ne peut pas fixer des temps de transition différents ! -> on est limité par ces contraintes....Dans le code 'compliqué' utilisé on peut mettre ce qu'on veut comme temps de transition(indépendance des variables de temps!)) BOnnne continuation :s |
| Post nº8 (id1664) envoyé par Olivier le 16 Jan 2006, 15:28 Sans grande surprise : les délais d'amplitude Tout, depuis les fonctions A- et A+ jusqu'à la modélisation par délais de phases de rang 1. Ne rien oublier évidemment. Quel est l'ordre d'un délai d'amplitude ? 1 car si on arrête tout basculement à l'entrée, on aura au plus un basculement en sortie. J'avais aussi oublié de faire la table de sortie du délai d'amplitude à 2 seuils donc il me l'a demandée. Il a essayé de me faire parler de son trip comme quoi ce n'est ptet pas le discret qui est une approximation du continu, mais le continu qui serait une approximation du discret (mais bon moi je lui ai dit en gros que je réfléchirai à ce genre de choses un peu plus tard dans ma vie et il a bcp apprécié :D) Oui donc il m'a demandé quelles étaient les limites de la discrétisation de A- et A+ ? J'ai répondu les rattrapages dans les délais de phase de rang 1. Très gentil et très large le mossieu évidemment, comme toujours :) Histoire d'avoir une très bonne note en présentation, je vous conseille vivement de sourire et d'engager la discution avec lui, de montrer vos convictions etc. Preuve en est par rapport à son trip que j'ai mensionné plus haut. Vala :) |
| Post nº7 (id1601) envoyé par Fred le 09 Jan 2006, 18:23 Je confirme ce qu'a dit Maxime : Pretraitement des donnees Attention a ne pas oublier le premier pretraitement (transitionnel). Il m'a dit que ceux qui m'avaient precedes avaient oublie d'en parler. Et il m'a aussi dit que sourire en presentant est un plus. Bonne merde, c'est vraiment pas un examen compliqué... |
| Post nº6 (id1600) envoyé par maxime le 09 Jan 2006, 18:15 cet aprem c'etait : prétraitement des entrées il faut refaire ce qui a été fait au cours. Exam tres sympa, pas mechant du tout, bref comme on en aimerait avoir plus souvent. Si vous voulez avoir plus de points, soyez "petillants" quand vous presentez et pas tout triste |
| Post nº5 (id1597) envoyé par apn le 09 Jan 2006, 12:04 Bon bein le principal a été dit. Mes questions subsidiaires portaient sur la notion d'horloge. Enfin tout son trip sur Matrix. Ensuite une question sur comportement signal périodique en délai de phase et delai d'amplitude (influence chgt fréquence sur sortie). |
| Post nº4 (id1596) envoyé par Dim le 09 Jan 2006, 11:21 Voilà, comme Ludo l'a dit : délai de phase... Dans les questions, il m'a demandé (parce que j'l'avais pas fait forcément) de faire le schéma avec les registres à décalage, expliquer pq y a que eps-2 et delta-2 cases (parce que y a deux registres clockés avant, qui consomment déjà deux unités), comment on peut détecter un flanc montant pour remplir le reg a decalage (justement avec ces deux registres clockés, reliés par une porte AND avec une entrée inversée), enfin bref faut connaitre le schéma aussi :-) Le lien avec l'amplitude, c'est qu'il y aurait eu accumulation... C'est à peu près tout Il a les points des labos avec lui donc il donne la cote finale, labos compris, et il vous séquestre dans le service tant que tout le monde n'est pas rentré, et même si vous avez fini pour pouvoir poser la même question à tout le monde sur la demi-journée Bonne merde Dim |
| Post nº3 (id1595) envoyé par Ludo le 09 Jan 2006, 10:45 Ce matin tout le monde a eu la même question: Faire un exposé sur le délais de phase. En gros il faut résumer tout ce qu'il a dit dans le cours puis il pose quelques questions genre une petite comparaison avec le délais d'amplitude. Enfin voila, si on connait c'est pas trés difficile. Ludo |
| Post nº2 (id1594) envoyé par Patrick le 09 Jan 2006, 10:42 La question de ce matin c'était "les délais de phase" Donc on parle des délais, epsilon, E, delta, D, les rangs, le schéma avec les registres. En gros tout ce qu'il y a dans le cours Il m'a posé des petites questions "passe-haut ou passe-bas ?", "quelle est la base de temps pour les registres" et deux ou trois autres petits trucs pas très compliqués. Il est globalement très sympa. Pour le déroulement, on rentre à 3 ensemble, chacun dans son coin, on sort que quand y'a plus personne dehors (puisque c'est les même questions pour tous). Il vient interroger quand on a rempli ses tableaux. |
| Post nº1 (id1585) envoyé par archives le 24 Dec 2005, 14:51 1)expliquer délai Un délai est constitué de 4 paramètres : epsilon, E, delta, D. On pose epsilon-E=e et delta-D=d. Pour avoir un délai de rang 1, il faut epsilon=E et delta=D => on va décomposer le délai (a,b,c,d) en plusieurs délais du type (x,x,y,y). Je crois que le plus simple est de visualiser cela comme deux lignes de propagation (salut R.M. !) : une ligne pour les enclenchements de longueur epsilon (décomposée en E et e), et une ligne pour les déclenchements, de longueur delta (décomposé en D et en d). On suppose e>d. D'abord, on règle le compte des zones inertielles, en fabriquant un premier délai (E,E,D,D). Cela veut dire qu'on a consommé une longueur E sur la ligne des enclenchements et D sur les déclenchements. Il reste respectivement une longueur e et d, avec d Avec l'ensemble, on réalise donc un délai total (epsilon,E,delta,D). On a donc montré que tout délai de rang r peut se ramener à une suite de délais de rang 1. Il suffit de montrer comment synthétiser un délai de rang 1 par des NAND (ce qu'il fait juste en -dessous), et on est capable de fabriquer tout ce que l'on veut. 2)Bonjour, Voici mes questions concernant l'examen de Van Ham (série du jeudi après-midi) : délai d'amplitude et comment passer du grafcet au ladder. Pour le délai d'amplitude, il suffit de regarder dans le cours. C'est assez bien expliqué. Il ne faut pas oublier d'expliquer comment synthétiser le délai d'amplitude à partir de délais de phase de rang 1. Pour le passage du grafcet au ladder, il vaut mieux passer par les équations et expliquer les différents cas (ou divergent et convergent, et convergent et divergent, cas normal). Voilà 3)delai de phase et prétraitement des entrées 4)Bonjour à tous, juste quelques nouvelles de ce cher Van Ham: 1)Délais d'amplitude et sa réduction avec des délais de phase de rang 1 Petite question: qu'est-ce que le rang d'un délai de phase et si ça pouvait s'appliquer au délai d'amplitude, quelle serait sa valeur? (ça vaudrait 1, savoir expliquer) 2)Dire tout ce qu'on sait sur je sais pas trop bien quoi sur la séance d'intro de Casimir sur les labos: tout ce qui est fpga ou pla ou d'autres lettres dans un autre sens, que sais-je. N'ayez crainte, il s'agissait d'un essai de sa part (et si j'ai bien compris, pas concluant son essai: pas grand monde n'a su répondre à cette foutue question --> une 3e question). Donc, vous savez ce qui vous reste à faire si vous voulez avoir l'air intelligent dans le cas où il vous pose cette question. 3)Synthèse directe. Bien savoir expliquer ce qui se passe lors des problèmes de course. Question 1: Fais un exposé sur les variables multi-niveaux. Question 2: On a vu comment on peut réduire le nombre de colonnes dans le cas d'un prétraitement. Explique comment ça marche (cas des niveaux). Explique aussi les avantages et inconvénients si on le faisait par enclenchements-déclenchements (sous-question). Déroulement de l'exam: Q1: Je voyais pas trop quoi dire pour la Q1 (je trouvais ça un peu vague), alors je lui ai directement dit. Il m'a dit: y'a 3 grandes classes de variables multiniveaux, tu m'expliques un peu chacune d'elles. Comme je voyais de quoi il voulait parler, il m'a laissé préparer. C'est moi qui lui ai dit que j'avais fini de préparer alors qu'il passait dans le local. J'avais pas mis gd chose. Il m'a demande pas mal de trucs concernant la déf exacte des variables (automate+nb niveaux) et surtout concertnant les délais. Il voulait que je reste dans la partie modélisation -> pas parler des codages (comme j'avias tendance à le faire), sauf dans le cas binaire (code progressif). En gros, il pose des questions pour voir si on a compris ce qu'on a mis au tableau et il pose aussi des questions pour qu'on mette au tableau ce qu'on avait oublié d'y mettre. C'est un examen assez interactif. Il est pas du tout stressant, bien au contraire, ambiance décontractée pour bon moment à passer :-). Un conseil, soyez dynamiques. J'ai l'impression qu'il aime pas quand c'est plat et monotone et que ça le fait chier. Question 2: Je lui ai demandé si je pouvais répondre à l'aide d'un exemple. Il m'a dit que c'était une bonne idée et m'a relaissé préparer. Je me suis construit un exemple et j'ai résolu l'exercice. J'ai mis du temps alors il est venu voir ce que je faisais et je lui ait simplement dit que j'avais pas fini pcq j'ai du un peu changer mon énoncé pcq je l'avais mal choisi (y'avait des états dans lesquels je savais jamais aller). Il m'a dit de pas trop me casser la tête: il voulait juste un support pour la discussion qui allait suivre. Quand il est revenu, en gros, j'ai expliqué oralement quoi est quoi, comment on passe de ceci à cela, ... rien de méchant J'avais pas fait la sous question (plus de place au tableau), alors j'ai essayé d'y répondre oralement. Il m'a demandé pq on utilise pas souvent les encl-décl, comment on peut créer une impulsion à partir d'un changement de niveau,... En gros, l'examen est pas chiant du tout, j'oserais presque même dire au contraire. Coté cotation: Il m'a mis 15/20 ce qui me semblait assez bien payé par rapport à ce que je lui répondait. Il avait l'air de dire qu'il m'avait mis plus de poins pcq je me débrouillais bien "oralement" (tchatche). |
oraux.pnzone.net - infos - 5ms |