Site des Oraux |
| Electronique numérique 2006 (8) ::
post Années :: 2005 :: 2007 :: 2008 :: 2009 :: Toutes |
| Post nº8 (id1885) envoyé par me le 29 Jan 2006, 22:35 samedi matin: 1) on avait 3 bistables D flip-flop reliés, avec le signal clk et une porte nand entre les sorties des 2 derniers bistables, vers l'entrée du 1er. Il fallait déterminer la séquence de sortie de la chose: c'était un registre à décalage. Comme petites questions orales, il m'a demandé de définir hold time et setup time, et de montrer sur mon schéma, en introduisant des délais, de quelles contraintes temporelles il fallait tenir compte. 2) Il demandait de donner un schéma bloc d'un chronomètre à 5 digits, précision au 1/100 de seconde, avec le moins d'éléments possibles, en utilisant un 83µ552 (ou qqchose comme ça). là , il fallait déjà voir que comme c'était un 83 machin truc, il ne fallait pas mettre de mémoire flash dans le schéma bloc. Il faut donc mettre: le µC, 5 afficheurs à 7 segments (avec 5 latch pour les CS des différents afficheurs), 2 interrupteurs (marche-arrêt et remise à zéro), et il me semble que c'est tout! (tout le reste: ram, décodeur d'adresse, ... était superflu.) Il demande aussi la fréquence idéale du quartz, et une ébauche de programme. Perso, j'ai juste utilisé un timer (timer 2 en capture). En général, ça a l'air de bien se passer, mais il faut paraître sûr de soi quand on lui dit qqchose: quasi tout ce que j'ai dit était correct mais il m'a reproché un manque de confiance en ce que je disais (bon, après 2 nuits blanches...:$). Il m'a dit qu'un oral doit être impersonnel (se passer de toute réflexion, etc). Il m'a aussi reproché le français peu châtié dans lequel je lui ai défini hold time et setup time, même si mes définitions étaient correctes... il faut que ça sorte sans réflexion, dans la seconde qui suit sa question, dans un beau français... Voilà . En gros il est sympa, mais il ne cote quand même pas très large je trouve... |
| Post nº7 (id1884) envoyé par Ce samedi 29 PM le 29 Jan 2006, 17:58 Première question : 1) Réaliser une porte NAND avec des transistors bipolaires à deux entrées selon des spécifications bien définies : a) VIL = 5.6 V b) Temps de montée de 6.6 micro seconde ( attention temps de montée pas de propation ) c) Iol = 120 mA Le schéma de départ est celui vu dans les slides. On met 10 diodes de 0.5V à la base, remplacer la masse par une tension de 5V posant des problèmes en niveau LO. On calcule RC avec la loi de la charge d'une capacité dont la valeur est donnée dans l'énoncé. Rb se calcule à l'aide de la troisième conditions. Le courant du collecteur est une somme de courant. 2) Calculer l'immunité au bruit ( marge statique ) 3) Calculer la sortance. Mes principales erreurs étaient des simplifications 'abusives' et le fait que j'ai eu du mal à calculer le courant de base ( en saturation ) à l'aide du graphe ic(Vce) pour différents ib qui était proposé. Deuxième question : Réaliser le chronogramme d'un ensemble de 3 bistables D flip flop ( 0, 1, 2 ) reliés par leur borne Q-D et une porte NAND reliant Q1 et Q2 à D0. La séquence est assez bizarre : 1,3,7,4,6,1,3,7,4,6... ou qqch dans le genre. Ne vous inquiétez donc pas. Il m'a demandé si une valeur était préchargée, qu'est-ce qu'il se passait, comment cela évoluait. J'étais parti de zéro et j'avais pu observer qu'on finissait tjs par retomber sur nos séquences. Je lui ai montré avec le cas ou la séaquence de départ était 2 (010). On a parlé des temps de propagation. Attention, la fréquence maximale est déterminée par les temps de propagation d'un bistable de la porte NAND et du 'setup time' par sa définition ( pas le 'hold time' ). Mr Mathys est tjs aussi sympathique et son système d'interrogation n'est pas mal du tout. Bonnes vacances. |
| Post nº6 (id1874) envoyé par Dave le 26 Jan 2006, 22:43 Q1: un montage avec 3 bistables JK "en série" synchronisés par un signal d'horloge. Les signaux J et K de chacun des bistables étaient fonction de certaines sorties des autres bistalbles; Par exemple pour le premier bistable d'idince "0": J0=XOR(Q1,NOT(Q2)) et K0=XOR(Q1,Q2); pour le bistable "1": J1=AND(NOT(Q0,Q2) et K1=... J2=... K2=... On écrit la table de vérité pour chaque signal d'entrée de chaque bistable (Ji et Ki) en fonction des signaux Q0, Q1, Q2, NOT(Q0), NOT(Q1), NOT(Q2). On part de l'état de départ Q0=Q1=Q2=0 => on détermine nouvel état de chaque signal à la sortie de chaque bistable (Qi et NOT(Qi)...). Et à chaque coup d'horloge on recalcule les nouveaux (Ji,Ki) puis les nouveaux (Qi,NOT(Qi)) dûs à ces (Ji,Ki)... On fait le chronogramme des signaux Q0,Q1,Q2. Questions sur la fréquence max de ce circuit; Limitée par le temps de propagation des bistables + le temps de propagation des portes logiques définissant les signaux d'entrée (Ji,Ki)+ le setup time. Q2: Un micro ordinateur est vendu dans le commerce et un périphérique pour cet ordi est vendu en option. Ce périphérique se connecte en parallèle sur l'ordi via un... connecteur. L'ordi et le périphérique ont chacun leur propre alimentation. On rapporte les problèmes suivants: -si le périphérique n'est pas connecté=>fonctionnement erratique de l'ordi -si le périphérique est connecté=>ça ne fonctionne plus, et un dignostic de la panne montre une destruction d'un ou des deux "buffers" (d'entrée de l'ordi, de sortie du périphérique) donner 3 causes de la panne et proposer une solution pour chacune. 1-Si on ne branche pas le périphérique=> on n'impose pas certaines entrées de certains circuits de l'ordi=> règle de bonne pratique: imposer l'état de toutes les entrées!!! (Pourquoi? Rappelez-vous de vos labos et de la sensibilité des grilles des MOS...)=> résistance de "pull-down" sur les entrées, malgré la consommation statique lors de la connection du périphérique (défaut par rapport à la technologie MOS ou il n'y a "pas" de courants en statique). 2-Si on branche le périphérique, vu que les alim sont différentes, il se peut que la masse ne soit pas identique de part et d'autre... et si vous pensez que ça ne change rien, c'est mal barré!... 3-Puis faut aussi connecter d'abord les masses entre elles!!!... Je ne me rappelle plus du détail et j'ai plus envie de réfléchir, enfin faites travailler vos méninges :-p |
| Post nº5 (id1873) envoyé par Houston le 26 Jan 2006, 22:22 Q1 : Un ensemble de bistables dont il fallait donner la séquence de sortie. Allez-y tranquillement (j'ai mis 1h30 à la finir), méthodiquement. Et aussi, n'hésitez pas à lui demander des précisions concernant l'énoncé et/ou le schéma (j'avais pris les bistables pour des D-flip-flop alors que c'était des T-toggle avec une entrée Enable) Q2 : Schéma d'interfaçage d'un écran (délai de 3 micro-secondes, 3 registres en écriture seulement) et d'un micro-C (avec mémoires ram et rom externes). Pour le schéma de la partie micro-C, c'est tout simple (taille des mémoires, mapping des bus de données et d'adresses). Pour la partie avec l'écran, c'est plus compliqué. Il faut mettre un latch car il y a un délai (le latch mémorise les données). Il ne faut pas oublier de représenter l'écran lui-même (oups...). Pour faire en sorte que l'écran lise les données au bon moment, il y a plusieurs solutions : je lui ai proposé de faire un petit circuit qui reçoit les top d'horloge du micro-C et divise sa fréquence par 4 en sortie mais c'est un cas particulier parce qu'on veut lire toutes les 3 micro-secondes et que le micro-C est cadencé à 12MHz. Si on avait eu d'autres valeurs, c'était foutu. Il m'a suggéré l'idée d'un monostable dont on peut régler la période. De façon générale, ne soyez pas stressé... Est-ce qu'il stresse, lui ? Sérieusement, si ça ne va pas, il abandonne le question/réponse et il glisse vite sur le ton de la conversation... ça aide à mettre en confiance. Et aussi, quand vous soulevez un point important et que vous répondez correctement, il a le bon goût de vous dire "c'est tout-à -fait ça" (ça change des "mmh..." de certains...) |
| Post nº4 (id1778) envoyé par hugo le 23 Jan 2006, 15:15 Q1: démontrerr en se basant sur les tps de propagation que le JK ne peut pas être utilisé en latch (on supprime le détecteur de flanc) => utiliser les chronogrammes et surtout penser à dessiner les flèches comme ds le cours sinon on s'y perd quand on passe devant lui pour tout expliquer. Q2: une ROM sur une carte d'acquisition, connectée à un connecteur (oui oui) et la lecture est foireuse parce que le tps de montée des bits sur le bus est trop gd => expliquer le prblm du tps de montée. on a ensuite le même schéma mais avec un buffer sur le bus de donnée entre la ROM et le connecteur => expliquer en quoi le buffer peut arranger le système. Le buffer a son OE mis à la masse et quand on utilise le système, le PC plante. Pq? (=> énorme contemption de bus vu que le buffer envoie tjs de l'info même qd la ROM est en haute impédance)et pour finir, savoir reconnaître le décodeur d'adresse ds un boîtier XXX |
| Post nº3 (id1705) envoyé par nad le 19 Jan 2006, 14:33 alors ce matin,j'étais la seule à passer cet oral!! 19/01 question 1: page MONOSTABLE 4528. Il faut expliquer pourquoi il est stable!!(demo du dessin porte par porte,chargement de la capacité pourquoi à chaque endroit,oui oui,histoire avec vcc/2 et vcc/4) _pq est-il redéclenchable(attention il ne l'est qu'à partir du moment ou la capacité se recharge.... _ expliquer fonctionnement,jpense que c'est tout pour la première question question 2: Comment multiplexer bus 8051 avec d-latch et d-flip-flop. dire qui est mieux en fonction des setup et hold time et du temps de décodage. Voili 8h à midi seule dans le labo du UA2,mais je pense que si on était plus nombreux ce se serait fait au UA5,ptit détail. il est super sympa Mr Mathys :-)) voili bonne m... |
| Post nº2 (id1685) envoyé par Nico le 17 Jan 2006, 15:50 Q1 : comment allumer une led avec un montage inverseur CMOS alimenté par du 9V et une résistance, la led s'allumant lorque l'entrée de l'inverseur est a l'etat Hi ? donner le shéma, justifier la présence de la resistance et en calculer sa valeur. (rép:-il faut mettre la résistance et la diode en série entre Vdd et Vout) - tjs une resistance avec les diodes, pour limiter le courant. - pour les calculs il fournit des caractéristiques, ne pas oublier de tenir compte de la chute de tension sur le transo ouvert.) Q2 : on veut connecter un ecran LCD a un µC à 24WHz, faire le shema de cablage, il donne des délais pour l'ecran, (ce qu il veut dire qu il faut intercaler un latch pour que l'ecran ai le temps de lire les données...) pas oublier un décodeur d'adresse, il faut aussi mettre les sortie WE, CS, etc , |
| *Spécial* Post nº1 (id1663) envoyé par chombat le 16 Jan 2006, 14:59 cf Post n°4 (id861) envoyé par Andrei From ML le 22 Jan 2005 à 14:58 voir fichier reponse question 1 |
oraux.pnzone.net - infos - 4ms |