Site des Oraux

Electronique numérique 2008 (4) :: post
Années :: 2005 :: 2006 :: 2007 :: 2009 :: Toutes

Post nº4 (id3415) envoyé par Do le 27 Jan 2008, 02:49

Ayant eu les mêmes questions que notre camarade ci-dessous je n'ai pas grand chose à dire, si ce n'est qu'effectivement il est intéressant de savoir définir précisément et du tac au tac le hold time et setup time. L'exercice avec les 4 toggles converge vers une série 5 10 5 10 5 10 etc, il semble bien vu de lui dire " Ahiiiin j'ai trop de feeling je suis un fou, je me demande si ça converge vers cette série quelle que soit la situation de départ" (c'est le cas).

Pour l'autre question , il faut effectivement câbler directement le AD0-7 aux periphs, le ALE allant directement dans le periph lui-même. en gros, au lieu d'avoir un latch à l'extérieur, ce sera une sorte de latch interne au periph qui effectuera le multiplexage du bus lui meme.
Pour les CS on peut se passer du décodeur d'adresse en mettant directement un bit A13...A8 (pas les deux derniers puisqu'on a que 6 periph)à l'entrée #CS.
S'il demande comment on lit le registre 67 du 6eme periph, son adresse est 0001111101000011 (A15 A14 arbitraires, A13=0 car on sélectionne periph 6 actif à l'état bas, A12...8 à 1 car on ne selectionne pas les autres periph, et puis 01000011 pour faire 67)
Il faut savoir donner ca en assembleur ou en C, avec les MOV @DPTR etc

Comme d'hab, très sympa et cote tranquille (j'ai trouvé). Pensez au ravitaillement, à moins de bien gérer (et de n'avoir rien à faire là en fait), un oral de mathys c'est 3h au moins, le temps de lire et découvrir des choses dans le cours et d'oser lui montrer ce qu'on pense être la réponse...

Do

Post nº3 (id3414) envoyé par popol le 27 Jan 2008, 01:55

1ere question:

On a 4 toggle qui sont en "série" (output de l'un connecté au enable du suivant) mais avec entre chaque une porte nand dont l'entrée comprend la sortie du toggle précédent ET les sorties des toggles suivants. Le premier toggle a son enable actif tout le temps. Tous les T sont mis sur l'horloge (logique synchrone). On demande de tracer le chrono.
Bon bah cest pas compliqué, peu importe l'état de départ des sorties, on arrive après un moment à une situation de régime où Q0=Q2=not(Q1)=not(Q3) et l'état des 4 change à chaque flanc montant.
Question annexe: fréquence max du système (cf slides à la fin du chapitre sur les bistables, dans les applications, ya la formule)+définir setup time.

2eme question:
On a un 83mu, et faut brancher 6 périph avec le moins de constituants possible. Les périph ont une septantaine de registre de 8 bits, les 16 premiers sont en lecture seule, les autres en read or write. Donner le shéma de cablage. Bon donc pas de flash, rom, etc. J'ai tapé un décodeur dadresse et un registre d'adresse, mais ya moyen de faire encore plus simple et se passer du décodeur. Chaque périph doit avoir une entrée cs, write, read, et une pour lui dire de retenir la mémoire de loctet sur lequel on veut travailler (j'avais oublié cette pin là). Le bus A15-A8 est utilisé alors.

Franchement l'oral le plus agréable qu'il m'ait été donné de passé (surtout après notay et hanus...). Il est sympa, il vous met à l'aise et vous remet sur la piste quand vous dérayer. Quand vous avez juste, il le dit. Bonne chance pour les 2009 :-)

Post nº2 (id3392) envoyé par Val le 24 Jan 2008, 14:15

Questionnaire N°4:

1/ On à un JK avec ses 2 pattes d'entrées(J et K) sur Vcc. En aval de ce JK, on a une porte AND (A)qui reçoit en entrée la sortie Q du JK et la clock. On a également une autre porte AND (B) qui reçoit en entrée la sortie Qbar du JK et également la clock.
A/ Fonction du circuit : pas grand chose à dire, A et B sont donc à l'etat haut avec une frequence clock/2. A et B sont également en quadrature.
B/ Chronogramme et repèré un probleme possible du au delais : en fct normal A et B oscillent à clock/2. A cause des delais, Il peut survenir un moment ou Q n'a pas encore basculé et Clk ou -> appartition d'une impulsion parasite et donc signal de sortie A et B à frequence clock (et forme bizare de A et B)
... tout ce que je viens d'ecrire se voit bcp mieux sur le chronogramme
C/ un solution pour contrer ce probleme.
D/ Fmax du circuit

2/ Faire une interface la PLUS SIMPLE possible entre un microP 83C552 et 5 peripheriques ayant chacun 128 registre (en gros des memoires, en lecture et ecriture).
Le truc ici c'est que du fait que ça soit un microP 83c et non 80c -> Ram en flash à bord !!! On dessine juste le microP, les 5 periph et les fils, rien de plus (pas besoin de decodeur d'adresses pour seulement 5 periph)

Voila ...

REM :
1/ c'est long ! (4H30 dans le labo pour moi, prevoyer du ravitaillement)
2/ n'hesiter pas à le passer, il est vraiment cool et on a tout le temps de trouver tout ce qui faut dans le cours pour chaques questions (meme en premiere lecture ^^)
3/ un certain "me" à eu +- les meme questions que moi il y a qq années -> sur oraux.be

Post nº1 (id3381) envoyé par anonyme le 23 Jan 2008, 10:14

La question est déjà dans les pompes (les numéros de questions changent et les questions disparaissent au fur et à mesure):

1-circuit CMOS inverseur avec une avec courant min 12mA au pire sur une LED quand l'entrée est LO. On donne les caract des PMOS & NMOS, faut expliquer pq faut une resistance et la dimensionner. L'alim est au mieux 8.4V et au pire 7V. Les carac permettent de trouver les chutes de tension au niveau du PMOS (puisque c'est lui qui conduit pour Vin=LO). Il y a la chute de tension dans la résistance, et il faut égaler ça à la tension correspondante à 12mA sur la caractéristique de la LED pour trouver la valeur de la résistance. 7V-PMOS-RI=2V => R.

2-on demande d'ébaucher le schéma bloc d'un systeme avec un uC pour ouverture d'une porte avec un MCC. L'ouverture ou la fermeture s'effectue dès qu'on appuie sur un bouton poussoir ou bien par un contrôle radar. Il ya deux relais (ce sont des bobines qui vont permettre le contact dans la MCC grâce à une force électromagnétique). On ne peut pas les allumer en même temps. Il faut faire comme au labo et rajouter des latch supplementaires après les CS (parce que les CS n'ont pas une durée suffisante pour pouvoir ouvrir la porte - un CS ça a une période inversément proportionnelle à la fréquence du uP, ça je ne le savais pas). Et puis ne pas oublier de câbler en wired-or, l'IRQ est active à l'état LO parce que le radar possède une sortie à drain ouvert. Pas oublier que le bus des données DOIT servir (pour savoir qui a généré l'interruption), donc faut tout cabler en standard comme au labo, juste remplacer les blocs.
Il fallait aussi préciser le type de mémoire nécessaire dans le uC. Forcément, y a pas besoin de grand chose : une ROM en EEPROM ou Flash fera l'affaire.
Les questions subsidiaires ne sont pas spécialement de réflexion : "donne moi l'instruction C pour pouvoir lire sur le bus des données" (_xdat unsigned int nom_var _at (0xadresse) - c'est assez fou de se souvenir d'un truc pareil quand on demande de la réflexion et qu'on s'en balance de la programmation). Donc revoyez bien vos labos parce que ça ne lui fait pas plaisir qu'on ne se souvienne pas de ces petits trucs :
-cabler un latch
-connaître le temps d'un CS
-connaître la programmation en C

oraux.pnzone.net - infos - 5ms